逓倍VFOの製作

36MHzのVFOを作ってみます。といってもDDS式のVFOですから特に工夫のしようがないのですが、手持ちの貴田電子さんのDDSの上限周波数が10MHzなので逓倍式にして36MHzにすることを考えました。つまり、DDSの原発9MHzを４逓倍して36MHzにするということです。以前ICS512で４逓倍する実験などをやっていますが、やはり位相雑音が大きいことが気になり、オーソドックスな回路で逓倍することにしました。
増幅器の非線形領域動作を使って出力される高調波により一気に逓倍する方法というのは、４逓倍という偶数次の成分を取り出すには、やや非効率な方法です。やってやれないことはないのですが、実験してみると複同調で選択度を上げても基本波や奇数次スプリアスの抑圧が難しかったり、動作が不安定になりがちだったり、回路規模が大げさになってしまいました。偶数時の逓倍として教科書的に有名なのがダイオードダブラでしょうか。全波整流と同じ基本波除去率がよい回路です。今回はトロ活にもあるように、ダイオードの代わりにトランジスタを使った整流回路と同調負荷でゲインを稼く回路にしました。ダイオードダブラと同じ特性ですが、スプリアス強度がバイアス電圧でかなりクリティカルで、スプリアスも少なくFBなダブラになりました。これを２段重ねて４逓倍にしています。

こちらのスペクトルが逓倍する前のDDSの出力そのまま。結構スプリアスがあるけど、50MHzのスパンで見るとこんなものでしょう。

次に４逓倍後のスペクトル。基本波の9MHzがかなり抑圧されています。LPFさえ付ければ信号純度の高いVFOになると思います。逓倍波近傍のスプリアスは、電源電圧でかなり変動しやすく調整がクリティカルになってしまっています。これが課題です。